抑制單級PFC中儲能電容電壓的拓撲研究
作者：梁奇峰 黃少先 上傳時間：2004/12/23 11:58:16
摘要：抑制儲能電容電壓是單級功率因數校正要解決的主要問題，儲能電容電壓隨輸入電壓和負載的變化而變化，在輸入高壓或輕載時，電容電壓可能達到上千伏，而且變換器的效率低。介紹了幾種改進的拓撲結構來降低電容電壓，分別討論了其優缺點。通過對現有拓撲的分析，得出了一種新型拓撲結構。
敘詞：功率因數校正 單級 拓撲
Abstract：It is very important for single-stage power factor correction to suppress the energy-stored capacitor voltage, which varies with the input voltage and load, capacitor voltage is likely to amount to 1000 volt at the high input voltage or light load.；Converters have low efficiency. Several improved topologies are introduced to decrease the capacitor voltage, the merits and limitations of them are analyzed respectively. An novel topology is got by analyzing present topologies.
Keyword：power factor correction (PFC) single stage topology
說明：本站會員正確輸入用戶名和密碼進行登錄系統后才能查看文章詳細內容和參與評論。
－－本文摘自《電源世界》，已被閱讀3398次
免責聲明：本文僅代表作者個人觀點，與電源在線網無關。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內容。
：0755-82905460 郵箱 
：關于本文的網友評論：
本文暫時還沒有網友發表評論信息！
文章檢索